联锁逻辑图，以后不要再说看不懂！

LCEPKS · 发表于 2016-1-17 11:29:58

联锁逻辑图，以后不要再说看不懂！

一、概述：

联锁逻辑图是以逻辑代数为基础，以图形化的结构表达出各个因果逻辑关系的图。

大致分为以下三部分：

1. “原因”部分（输入部分）：由工艺信号、操作按钮、就地开关及高低报警等具有逻辑特性的物理量。

2. 逻辑运算部分（功能块部分）：将各输入条件根据工艺的的安全性、时序性、备用性的特点将各输入进行逻辑运算的关系。

3. “结果”部分（输出部分）：将逻辑运算的结果通过输出模件到现场阀门、开关、继电器等方式执行或在操作屏幕上显示。

二、逻辑代数基础：

1. 逻辑变量与常量

逻辑变量：采用逻辑变量表示数字逻辑的状态，逻辑变量的输入输出之间构成函数关系。

逻辑常量：逻辑变量只有两种可能的取值：“真”或“假”，习惯上，把“真”记为“1”，“假”记为“0”，这里“1”和“0”不表示数量的大小，表示完全对立的两种状态。

2. 逻辑运算：

2.1逻辑常量运算公式

2.2逻辑变量、常量运算公式

变量A的取值只能为0或为1，分别代入验证。

三、 逻辑代数的基本定律

3.1与普通代数相似的定律

3.2吸收律

吸收律可以利用基本公式推导出来，是逻辑函数化简中常用的基本定律。

3.3 摩根定律：又称为反演律，它有下面两种形式

3.4逻辑函数的表示方法

逻辑表达式
真值表
卡诺图（邻接真值表）
逻辑图
波形图

表示方法之间的转换

四、常用的逻辑组合：4.1 “同或”逻辑：

特征：两个输入变量相同输出为1

4.2 “异或”逻辑：

特征：两个输入变量相异输出为1

逻辑图：真值表：

4.3 “三取二”逻辑：

特征：三个输入变量至少有两个为1时，输出为14.4“自锁”逻辑：

4.5 “延时单元”

①1—0延时：当输入信号由1变为0时，输出经过一段固定时间后变为0.

②0—1延时：当输入信号由0变为1时，输出经过一段固定时间后变为1

③脉冲单元：当输入信号由0变为1时，输出会产生一个固定时间1，之后为0

脉冲特征：有固定的脉冲时间，触发条件为上升沿触发。 4.6 “RS触发器”：（双稳态触发单元）意义：如果两个输入信号为1，输出信号才有效。该模块具有记忆功能。

解释：① R,S为高电平“1”时，输出Q=1，将此时的状态定义为RS触发器的触发状态。② 如果要改变Q的状态，可以：² R输入低电平“0”使输出Q=0² 当R为1时，使S为1，则输出状态改变为1③ 在实际应用中通常连接为：² S :开车条件² R :复位条件 常用逻辑符号汇总：插入LJ001-LJ018